采用FPGA的SPIFlash控制器的设计方案：天博

创作者：陈炳成　　传统式的Flash读取是根据CPU电脑编程搭建，其读取速率较快，且闲置不用CPU資源，此外因为Flash处理芯片自身作用命令较多，促使对处理芯片展开必需操作者看起来十分艰辛。　　文中明确指出一个根据FPGA的SPIFlash读取硬件配置搭建计划方案，该计划方案运用硬件配置对SPIFlash展开操控，必须十分便捷地顺利完成Flash的读取、读取、创出及预充电等操作者，另外撰写的SPIFlash控制器IP核必须展开重置和兼容，做为SOC处理芯片的程序模块。SPIFlash控制器应用VHDL語言展开撰写，在Modelsim6.5G上根据作用模型，而且在XUPV5-LX110TFPGA单片机开发板上根据硬件测试，搭建结果显示计划方案的可行性分析。

　　1.章节目录　　Flash是一种具有电可读取的可编程控制器ROM,按控制模块能够分为两类：分段Flash和串行通信Flash.分段Flash储存量大，速度更快；而串行通信Flash储存量较为较小，但体型小，联线比较简单，可扩大电源电路总面积，节约成本。SPIFlash是置入SPI系统总线控制模块的串行通信Flash,它对比传统式的分段系统总线控制模块Flash,节约了许多 的I/O口資源，进而为系统功能的扩展获得了更为多的有可能。　　伴随着SPIFlash更为多地运用于到各种各样行业，其传统式读取方法中读取速率过度慢、闲置不用CPU資源及其操作者过度简易协调能力的缺陷展示出得更为引人注意，怎样解决困难之上难题沦落大伙儿瞩目的聚焦点。

运用硬件配置对SPIFlash展开操控，必须十分便捷地顺利完成Flash的读取、读取、创出及预充电等操作者，且不闲置不用CPU資源，另外撰写的SPIFlash控制器IP核必须展开重置和兼容，做为SOC处理芯片的程序模块。因而明确指出了一种根据FPGA的SPIFlash控制器的方案设计，后用VHDL搭建。撰写的SPIFlash控制器IP核在Modelsim6.5G上展开了作用模型，在FPGA单片机开发板上展开了检测检测，可做为程序模块运用于SOCic设计。

　　2.SPIFlash控制器设计方案　　2.。

本文来源：天博-www.watchdexternow.com